PATENT ABSTRACTS OF JAPAN

(11) Publication number:

04-177881

(43) Date of publication of application: 25.06.1992

(51)Int.Cl.

H01L 31/10 H01L 21/205 H01L 29/90 H01L 31/107 H01L 33/00

(21)Application number : **02-306656**

(71)Applicant : FUJITSU LTD

FUJITSU YAMANASHI

ELECTRON:KK

(22) Date of filing:

13.11.1990

(72)Inventor: KANEDA KOICHI

NARITA SATOYASU

GOTO OSAMU


IMAGAWA SHINJI

(54) MANUFACTURE OF SEMICONDUCTOR DEVICE

(57)Abstract:

PURPOSE: To improve the crystallinity of an InGaAs and the conditions of the interface between the InGaAs layer and an InP layer by specifying the growth conditions of the InGaAs layer.

CONSTITUTION: An InP first semiconductor layer 21, an InGaAs second semiconductor layer 22 the lattice of which is commensurate with an InP single-crystal substrate 20, and an InP third semiconductor layer 23 are successively grown by crystal growth on the substrate 20. The second semiconductor layer 22 is grown at a crystal growth speed not higher than 2.5µ m/hr and a molar ratio not higher than 2.5×10-3 in the gas phase of the compound material of As. Thereby the crystallinity of the InGaAs layer 22 and the conditions of



the interface between the InP layer 21 and the InGaAs layer 22 can be improved, the dark current of an APD and a PIN photodiode can be reduced by their multiplier action, and a highefficiency semiconductor laser device can be obtained.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

⑲日本国特許庁(JP)

①特許出願公開

◎ 公 開 特 許 公 報 (A) 平4-177881

@Int, Cl. ⁵

維別記号

庁內核理番号

8公開 平成4年(1992)6月25日

H 01 L 31/10

7630-4M H 0 7630-4M

H 01 L 31/10

A B×

審査請求 米蘭求 請求項の数 3 (全7頁)

砂発明の名称 半導体装置の製造方法

②特 顔 平2-306656

@出 頤 平2(1990)11月13日

沙榮 明 者 成 田 里 安 神奈川県川崎市中原区上小田中1015番地 富士通株式会社

P

⑩尧 明 者 後 鑒 修 山梨県中巨摩郡昭和町紙遊阿原1000番地 株式会社富士通

山梨エレクトロニクス内

②出 願 人 富 士 通 株 式 会 社 神奈川県川崎市中原区上小田中1015番地 ①出 駆 人 株式会社富士通山梨エ 山梨県中巨摩郡昭和町紙渡阿原1000番地 レクトロニクス

電代 理 人 弁選士 伊東 忠彦 外2名

最終頁に続く

明期

発明の名称
 半導体装置の製造方法

2. 特許請求の範囲

上配第2の牛導体階(22)を、結晶成長速度が2.5 μg / 町以下で、かつ、Asの化合物原料の気相中のモル比が2.5 × 1 9 「以下で成長させる工程を含むことを特徴とする学導体発便の製造方法。

② 上記界 2 の半導体器 (22)を、A 8 の化合物原料の気御中のモル比と、 17 族の化合物原料

の気指中のモル比との比を 1 6 以下にして成長させることを特徴とする請求項 1 記載の半導体設置

③ 上記録2の半導体層(22)は、Pを含む 種であることを特徴とする清水項1記載の半導体 装置の製造方法。

3. 発明の詳細な説明

【概要】

化合物半導体、特に!nP系のエピタキシャル ウェハを育錬金属気根成長(MOVPE)法で収 確する方法に関し、

In GaAs (又はIn GaAs P) 層の総晶性、及び該個とIn P層との界面状態を改善することにより、時間機や微分効率等の電気的特性が 及好な単導体整置を製造することを目的とし、

InP単結晶基板上に、結晶収長されたInPの第1の半導体層、酸基板と格子整合したInCaAsの第2の半導体層、InPの第3の半導体

特問平4-177881 (2)

国のうち、第2の平導体層を成長するに際し、結 品成長速度が2.5 μα / Hr以下で、かつ、A sの 化合物環料の気相中のモル比が2.5 × 1 0 ⁻¹以下 で成長させる工程を含む。又、第2の半導体圏を、 A s の化合物原料の気相中のモル比と、 LL 該の化 合物原料の気相中のモル比との比を16以下にし て成長させる。

(産業上の利用分野)

本籍明は、化合物半導体、物にInP系のエピタキシャルウェハをMOVPE法で製造する方法に関する。

例えば光ファイパを用いた光通信には発光素子及び受免素子が使用されるが、これら発光素子及び受光素子には化合物半等体、特に「nP系のエピタキシャルウェハが用いられる。従来、エピタキシャルウエハの製造には被循成及(LPE) 放が用いられてきたが、最近では、幾厚の均一性や大面徴化の必要からMOVPEが実用化されつつある。

を\$ 0 terr~100 torrとする。このような条件において、inP基板上にinPパッファ層、基板と格子整合したinGaAs層、inGaAsPパッファ層、inP層を収長してダブルヘテロ構造のウェハを製造する。

特に、JnCaAs層の結晶成長速度(Rs)は4μm/Hr~6μs/lir. 気相中のAsHi,のモル比は4×10°3~6×10°3°である。このような成長条件のもとで設造されたエピタキシャルウェハを用いてアバランシェホトダイオードを係成した場合、プレークダウン電圧の80%の電圧を印配したときの暗電機は百数十nAである。

一方、受光素子であるPINホトダイオードに用いられるエピタやシャルウェハをMOVPE法で製造する場合、APDの場合と同じ原料を用い、成長選便、成長圧力もAPDの場合と同じにし、1nP基板上にInPパッファ層、悪板と各子整合したInGaAs層、InGaAs層のRathAsを収益する。特に、InGaAs層のRathA

そこで、MOVPE法で製造されたウェハを用いてもLPE法で製造されたウェハを思いた場合と同等又はそれ以上の素子特性を設定されたウェスを思いがある。 大変のではMOVPE法で製造されたウェスを思いた場合は表述のように関いた場合は表述のように超力を変えるに関いた場合はは十分な出力を設定を持ることができない。一方、発光素できないには十分な数分効率を得ることができない。このため、MOVPE法ではない。デャルウェス、十分な数分効率のエピタやシャルウェスを製造する必要がある。

(従来の技術)

例えば受光素子であるアパランシェホトダイオード(APD)に用いられるエピタキシャルウェハをMOVPE技で製造する場合、トリメチルインジウム(TMI)、トリエチルガリウム(TEG)、アルシン(AsH。)、ホスフイン(PH。)を夫々Is. Gs. As. Pの原料として用い、成長温度を580 ℃~650 ℃。成長圧力

PDの場合と同じ4μm/fir~6μm/fir、気钼中のA6円,のモル比は4×10⁻¹~5×10⁻¹である。このような破長条件のもとで製造されたエピタキシャルウェハを用いてPINホトダイオードを構成した場合、5 V 逆方向電圧を印面したときの暗電流は2 n A である。

(発明が解説しようとする課題)

使保護では、1nGaAs簡の成品速度及び改 是に対しているのでで、 APDの暗電流が百数十nA(10nA以下でA以下でA以下でA以下でAはいり、PINホトダイオかが立ましい。PBとかってとかった。 電流が2nA(0.inA以下でよとからない。 を設立した場合ではよりも大きな近りというようにもPBと代するとからない。 いうというは、PBと大きな出りがある。 にもないがあることがありた。 であるというないがありた。 であるというないがありた。 であるというないがありた。 であるといかないのである。 であることがあります。 であるというないがありた。 であることがありた。 であることがありた。 であるというないがある。 であることがありた。 であることがある。 であることが、 である。 である。 である。 である。 では、 である。 では、 である。 では、 では、 では、 では、 でいる。 で

特閱平4-177881 (3)

とができない問題点があった。

このような問題点を生じるのは、後で辞述する如く、連由は明確でないが、前途の成長条件を用いて成長を行なうと、 In Ge As (又は In Ga As P) 層の結晶法、及び数層と In P層との 界面状態が悪化するためと考えられる。

本発明は、inGaAs(又はinGaAs P)層の結晶性、及び破量とinP電との界面状 起を改善することにより、暗電流や微分効率等の 電気的特性が良好な辛等体製量の製造方法を提供 することを目的とする。

(展覧を解決するための手段)

第1回は本発明の原理図を示す。同図(A)は 結晶成長速度及びAsの化合物原料の気相中のモル比と、物質流との関係を示す特性図、同図 (3)は本発明方法によって製造された半導体整 産の構成図である。上記問題点は、同図(A)に 示す如く、「nP単越品基板20上に、少なくと も「nPの第1の半導体器21、該基板20と格

(英志例)

第2図は本発明方法によって製造されたPINホトダイオードの様成図を示す。第2図中、1は
n-1nP整板、2はn-1nPパッファ電、3
はn--1nGaAs署、4はn-1nPキャップ度、5は室化地条線、8は2n拡級によるP*

(作用)

モル比を削遠のように設定すると、成長が「 n G a A s の第2 の半導体層 2 2 から 「 n P の 類 3 の 半導体層 2 3 に 切換る時にその 界間に 「 n - A s e P -- r の ような 中間層 (残留又は反応管などに付着した A s の 最に 依存して 厚く、 格子不正も大きくなると思われる)が形成されないと考え

- In P層、7は P電極、8は n電極であり、PINホトダイオードを構成する。なお、構造上は 従来のものと回じである。ここで、P電極7に負 電圧、n電極8に正電圧を印加し、成長条件に対 する暗電流を耐定した結果を第3回及び第4回に 系す。

野多図はInCaAs 職名の眩長速度(R 8)と時電流(Id)との関係を気報中のAs H。のモル比(X x = x =)をパラメータとしてプロットとたもの、第4回はAs H。のモル比(X x = x =)との関係をInCaAs 職3のには、第4回はAs H。のモル比(X x = x =)との関係をInCaAs 職3のにおる。PINホトゲイオードではそのにたものである。PINホトゲイオードではその比比、 お電流は0.1 nA以下であることが型まには、第3のR 8 が2.5 μ回 / In G a As 職3のR 8 が2.5 μ回 / In 以下で、かつ、As B 3 のR 8 が2.5 μ回 / In 以下で、かつ、As B 3 の R 8 が2.5 μ回 / In 以下で、かつ、As B 3 の R 8 が2.5 μ回 / In 以下で、かつ、As B 3 の R 8 が2.5 μ回 / In 以下で、かつ、As B 3 の R 8 が2.5 μ回 / In 以下で、かつ、As B 3 の R 8 が2.5 μ回 / In 以下で、かつ、As B 3 の R 8 が2.5 μ回 / In 以下で、かつ、As B 3 の R 8 が2.5 μ回 / In 以下で、かつ、As B 3 の R 8 が2.5 μ回 / In 以下で、かつ、As B 3 の R 8 が2.5 μ回 / In 以下で、かつ、As B 3 の R 8 が2.5 μ回 / In 以下で、かつ。

そこで、本発明では、MCVPE法でエピタや

转期平4-177881 (4)

シャルウェハを整造する際の成長条件として、1 n G a A s 簡 3 の R g を 2.5 μm / lir以下、 A s の化合物原料の気箱中のモル比を2.5 × 1 0 ⁻¹以 下とする。なお、成長圧力は? 8 torr、成長温度 は680 ℃とする。この場合、甕垣は明確でないが、 As H。のモル比(X kans)が必要以上に大きい と気相中に狭智するAs化合物(AsK;)や、 リアクタ(反応答)及びサセプタ等に付着した Asが再載脱し、成長が「nGをAs無るから「 5.P暦4に初換る時に中間簡(itaAse Pitas、がAsの量に依存して厚く形成され、こ の中間毎によって格子不正が大きくなるからと思 われる。このため、本義明は、ASH。のモル比 を必要以上に大きくとらず、2.5 × i 0~3以下に 設定して In GaAs騙 3 と In Pキャップ服 4 との界面に中面層を形成しないようにして、界面 **秋憩を改善する。一方、Rgが必要以上に大きい** と1aGaAs盾3の結晶性が悪化するので、本 難明はRRを2.5 με /lir以下にする。このとき、 気狙中のASH,のモル比(※****)と重映の化

このように、本発明では In G a A s 層 3 の R 8 を 2.5 × n / Hr以下で、かつ、A s の 化合物 照料の気軽中のモル比を 2.5 × 1 0 ⁻¹以下にする ことにより、In C a A s 層 3 の 結晶性、及び I n C a A s 層 3 と I n P層 4 との異面快感を改善 できるので、これらの相乗作用により、暗電液を 0.1 n A 以下にでき、新い光を受けた時にでも十 分な出力電流を取出すことができる。

以上の実施例はPINホトダイオードの場合であるが、アパランシェホトダイオード(APD)の場合もPINホトダイオードの場合に難じた考え方でよい。第5日は本発明方法によって製造されたAPDの構成図を示し、同図中、第2日の機成部分には同一番号を付してその説明を省略

する。第5個中、4をはバイルアップ防止のためのJnGaAsPバッファ簡、4 bはn°-InP簡の 4 cはn-JnP増倍層、6 aはガードリング、9 は無反射コートであり、APDを構成する。なお、構造上は従来のものと同じである。

更に他の実施例として、第8回に示す半導体 レーザがあるが、この類合のエピタキシャルウェ ハの設造についても前述の契施例と同様の考え方 でよい。第る図中、10はp-lnP基板、11 はp-lnPパッファ層、12はInGsAsP 窓性質、I3はn-InPクラッド磨であり、精 造上は要来のものと図じである。その製造に無し、 lnGaAsP活性個12(抜長は1.3 xa)の 眩疫を或長温度630 ℃、成長圧力7 6 terr, R 8 = 1.5 µm /Hr, X ... = 5.9 × 1 0 -4, X ... s ノΧπ = 8.3 の諸条件で行ない、成長後のウェハ をストライプ状にノサエッチ後、従来と隣接にし PE烩で埋込み、その後栄予化する。このように して製造された半導体レーザの微分効率は従来例 に比して25分程度改善され、0.2 mW/aA保度の ものが持られた。このように弱迷の各実施例と同

特間平4-177881 (5)

海の考え方に歩づく成長条件で成長した場合、1 nGaAsP属12と1nP層13との界面状態 が調達の実施例のように改善され、この界面での パワーロスが少なくなるためと考えられる。

なお、As化合物としてターシャルプチルアルシン(TBA)を用いると分解率が高くなるので、AsH」の代りにこのTBAを用いてもよい。TBAを用いると、更に気相中のモル比X・・・を下げることができ、更に結構を下げることができる。

(発明の効果)

以上説明した妇く、本発明によれば、In G a A s 毎を、R g が 2.5 μ n / 街以下で、かつ、A s の化合物原料の気相中のモル比が 2.5 × 1 0 つ以下で成長させているため、In G a A s の結晶は、及びこれら2粁の界面状態を改善でき、これらの相乗作用によりAPDやPINボトダイオードでは従来例よりも暗電流を小さくでき、又、半等体レーザでは従来例よりも効率の高いものを

得ることができる。

4. 図面の簡単な説明

第1図は本発明の原理図、

第2回は本発明によって製造されたPINホト ダイオードの構成図、

事3図はPINホトダイオードのRg対略電波 特性図、

第4図はP!NホトダイオードのXxxx対電電 統領性図、

第6図は本発明によって製造された半導体レー ザの構成図である。

図において、

1, 10ttlnP基框、

2, 11は1nPパップナ層、

3 tin GaAs 16.

4はiaFキャップ面、

4 a は 1 n G a A s P バッファ暦、 4 b . 4 c , 6 , 1 1 . 1 3 は ! n P 形、

5 は窒化速素膜、

7は夕配盤、

8は1竜極、

B は無反射コート、

12はInGaAsP括鉄層、

20はInP単柏晶告級、


2 1 は (n P の第 1 の 半導体層 、

22はInGa, Asの第2の半導体層、

23は!nPの第3の半導体層

を示す。

特周平4-177881 (6)



を表現によって製造された本等体 を表現によって製造された本等体 体表図 第 5 図 第 6 図

-11

-416-

特間平4-177881 (7)

第1頁の統章

動Int.Cl.* 総別記号 庁内整理番号

H 01 L 21/205 7739-4M
29/90 7638-4M
31/107 33/00 A 8934-4M

②発 明 者 今 川 仲 次 山梨県中巨摩郡昭和町紙旋阿原1000番地 株式会社富士通山梨エレクトロニクス内